PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-171768

(43) Date of publication of application: 25.07.1991

(51)Int.CI.

H01L 27/108 G11C 11/401

(21)Application number: 01-311386

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

30.11.1989


(72)Inventor: SAKUI YASUSHI

(54) SEMICONDUCTOR STORAGE DEVICE

(57)Abstract:

PURPOSE: To acquire a semiconductor memory device which enables high integration without using a parasitic transistor by forming a storage node by a well using a single well-isolated MOS transistor as a memory cell.

CONSTITUTION: A p-type well 2 is formed in each memory cell formation region of an n-type silicon substrate 1 through ion implantation of boron. A gate electrode 6 is formed in each p-type well 2 by a polycrystalline silicon film through a gate insulating film 5. Arsenic is ion-implanted using the gate electrode 6 as a mask to form an n-type source layer 7 and a drain layer 8. In the memory cell, the p-type well 2 which is formed for each MOS transistor is a storage node. Difference in threshold value voltage of a MOS transistor in accordance with difference in electric potential of the p-type well 2 in floating state is made to correspond to information '0', '1'. Write of information '1' is carried out by causing impact



ionization near a drain and by charging the well 2 by a hole generated then.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(B) 日本国特許庁(JP)

⑩特許出願公關

◎ 公開特許公報(A) 平3-171768

⑤Int.Cl. 5

識別記号

庁内整理番号

@公開 平成3年(1991)7月25日

H 01 L 27/108 G 11 C 11/401

H 01 L 27/10 G 11 C 11/34 8624-5F 8323-5B

3 2 1

362 B

審査請求 未請求 請求項の数 3 (全8頁)

60発明の名称 半導体記憶装置

> 创特 頭 平1-311386

22出 願 平1(1989)11月30日

作井 70発 明 者

康司

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

の出 頭 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地

個代 理 弁理士 鈴江 武彦 外3名

1. 発明の名称

半導体記憶装置

2. 特許請求の範囲

(1) それぞれ分離された第1導電型ウェルに形 成されてマトリクス配列され、ウェル電位の相違 によるしきい値電圧の相違を二値情報の"0"。 "1"に対応させて記憶する複数の第2導電チャ オルMOS!ランジスタと、

前記複数のMOSトランジスタのゲート電極が その配列の一方向に沿って共通接続された複数の ワード線と、

前記複数のMOSトランジスタのドレインがそ の配列の前記フード額と交差する方向に沿って共

複数のピット線と

Ξ.

またはピット。

の制御線と、

1108トラン

を特徴とする。

18トランジ.

ルはフローティング状態に保たれ、MOSトラン ジスタのドレイン近傍でインパクトイオン化を起 こし、このとき流れる甚板電流によりウェルを充 覚することによって"1"書込みが行われる請求 項1記載の半導体記憶装置。

(3) 前記MOSトランジスタが形成されたウェ ルはフローティング状態に保たれ、ウェルとソー ス間の過渡的な頗方向電流によってウェルを放電 することにより"0" 豊込みが行われる請求項1 記載の半導体記憶装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、一個のMOSトランジスタにより メモリセルを構成した半導体記憶装置に関する。

(従来の技術)

現在実用されている半導体記憶装置のうち、 最も高泉積化が進んでいるのは、一個のMOSト ランジスタと一個のキャパシタによりメモリセル を構成するDRAMである。

これに対して、一個のMOSトランジスタ のみで一個のメモリセルを構成するDRAMが 提案されている(P. K. Chatterjee et al.

*Circuit Optimization of the Taper Isolated Dynamic Gain RAM Ccll for VSL1 Memories ISSCC 79, p. 22)。このメモリセルは、埋込みチャネル構造のMOSトランジスタを用いて構成される。その動作原理は、素子分離絶録膜のテーパ部に形成される寄生トランジスタを用いて表面反転層の充電、放電を行うことにより、「1", O"の情報記憶を行うものである。

もかしこのメモリセルは、寄生トランジスタを 普込み用トランスタとして用いるため、等価回 ないることになる。そして寄生トランジスタにより構成していることがら、特性の制御が難しく、例えば 特性上は **O** 書込みの選択性が悪いといったは なが指摘されている(黒厚他、**T!セルにおける 位報書き込み機構の解析。昭和58年度電子

(作用)

本危明によれば、ウェルを記憶ノードとして 用いる新しい原理のDRAMセルが得られる。書 込みに寄生トランジスタを用いることはなく、し たがって特性の制御性にも優れており、高集欲化 も可能である。

(実施例)

以下、本発明の実施例を図面を参照して説明する。

第1図(a) (b) は、一実施例のメモリセルア

学会総合全国大会 .589)。またテーパ部の寄生 トランジスクを利用する事から、集積度を向上させることも難しい。

(発明が解決しようとする課題)

以上のように従来提案されている一個の MOSトランジスタによりメモリセルを構成する ものは、寄生トランジスタを利用しているために、 特性の制御性や集額度の点で問題がある。

本苑明は、この様な問題を解決し得る新しい動作原理による半導体記憶装置を提供することを目的とする。

[発明の構成]

(課題を解決するための手段)

本発明による半導体記憶装置は、第1導電型ウェルに形成された第2導電チャネルMOSトランジスタをメモリセルとして用いる。このメモリセルは、フローティング状態に保ったウェルを配値ノードとして、ウェルの充放電による電位の相違によるしきい値電圧の相違を二値情報の"〇°。

レイを示す平面図とそのX-X′断面図である。 n型シリコン基板1の各メモリセル形成領域には ポロンのイオン注入により p 型ウェル 2 が 形 成 さ れている。各メモリセル間はフィールド酸化膜4 とその下に砒素のイオン注入により形成されたn 型層3により分離されている。各D型ウェル2に は、ゲート絶縁膜5を介して多結晶シリコン腹に よりゲート電極6が形成され、このゲート電極6 をマスクとして砒素をイオン注入してn型ソース 層 7 およびドレイン層8が形成されている。ゲー ト電極6は、一方向に並ぶ抜数のMOSトランジ スクについて連続的に配設されて、ワード線WL となる。ワード線が形成された基板面は第1の層 間絶縁膜9で覆われ、これにコンタクト孔10。 11が開けられて、第1層AQ膜によりソース電 極12、ドレイン電極13が形成されている。ソ ~ ス 穐 極 1 2 は ウ ー ド 線 W L と 同 じ 方 向 に 複 数 の メモリセルについて遮統的に配設されて、これは 制御線」となる。ドレイン電極13は各メモリセ

ル毎に独立であり、これは後に形成されるピット

線につながる中継階級である。その後全面が第2の層間絶縁機14で覆われ、これにコンタクト孔が開けられて、第2層A9機によってピット線(BL)16が形成されている。ピット線16は、クード線とは交差する方向の複数のメモリセルのドレイン電極13を共通接続するように連続的に配設されている。最後に全面は保護膜17により置われている。

このメモリセルアレイは、通常のCMOS構造の集積回路でのnチャネルMOSトランジスタの製造工程と変わらない工程によって得られる。なお、ゲート電極下にしきい値制御のため例えばボロン等のイオン注入を行ってもよい。またゲート電極6は、多結品シリコン膜の他、金属シリサイドやポリサイド、或いはこれらの組み合わせを用いることもできる。

第2図は、このメモリセルアレイの等価回路を 4ピット分について示している。

この実施例によるメモリセルは、各MOSトランジスタ毎に形成されたり型ウェル2が記憶ノー

ドであって、このp型ウェル2のフローティング 状態での電位の根途によってMOSトランジスタ のしきい値電圧が相違することを情報"O"。

"1"に対応させる。情報"1"の書込みには、 ドレイン近傍でインパクトイオン化を起こさせ、 このとき発生する電子、正孔のうち正孔によりっ ェル2を充成することで行う。この書込み動作で は、第3図に示すように、MOSトランジスタの 茲板バイアスが∨ms, から∨mso へと深くなると (| V BS0 - V SS | > | V BS; - V SS |) , L & い随電圧が上昇し、これによって同一ゲート電圧 における基板電流1。に大きい急が生じるという 特性を利用する。すなわち正孔電流によってウェ ル電位が上昇するとしきい値気圧は低下してます ます延板電流が上昇するという正帰還がかかり、 これによってウェル電位は、ソース電位をVssと したとき、pn接合のピルトインポテンシャル φ m まで上昇する。 情報 "O" お込みは、 釧瑚線 1.2に負電位を与えてソース側のpn接合を顧問 的に順方向バイアス状態として、p型ウェル2を

強制的に放電させることにより行う。情報統出しは、電流読出しによる。すなわち所定のゲートバイアスを印加して、しきい値の差によるソースからドレインへのチャネル電流の大小によって、ピット線が充電される屯位の差を判別する。

より具体的にこの実施例のメモリセルの読出し および再書き込みの動作サイクルを説明する。

第4図は、情報"ロ"の読出し、再書き込みの動作を示すタイミング図であり、第5図(a) ~ (1)はその各タイミングでのメモリセルの電位関係である。第6図は、情報"1"の読出し、再書き込みの動作を示すタイミング図であり、第7図(a) ~ (h)はその各タイミングでのメモリセルの電位関係である。

総出し直前の時刻 t a では、ワード線電位が V wl = V ss. ピット線電位が V al = V ss. 制御線 電位が V al = V ss. 制御線 電位が V al = (1 / 2) V ccであり、このとき情報 "1"のメモリセルではp型ウェルの電位は V well + ゆ a (p n 接合のピルトインポテンシャル)、情報 "0"のメモリセルでは同じく V well

→ - (1/2) V cc+ ø m である (第5図(a). 第7図(a))。ワード線が選択されると選択ワー ド線電位は V wi. = (1/2) V cc + V THI となる。 V тя: は、"1" 状態のメモリセルのしきい値常 圧である。このとき(時刻tb)、しきい錐電圧 の差によって"1"状態のメモリセルでは制御線 電位がしきい値電圧の降下なくピット線まで伝達 されて、 V BL= (1/2) V ccまで上昇し、 *0* 状態のメモリセルではピット線の電位上昇は、 V вс- (1/2) V cc+ V ти - V тио に止まる (第5図(b), 第7図(b))。 V THO は *O* 状 態のメモリセルのしきい値猖圧である。このとき、 ピット線センスアンプがダイナミック型フリップ フロップである場合には、ピット線をフローティ ングとして、その電位変化をセンスアンプで検出 する。ピット段センスアンプとしてカレントミラ - 型差動増幅器を用いる場合には、ピット線をフ ローティングにする必要はない。以上により、読 出し動作は完了する。

次に選択されたワード線がVssまで低下して再

書き込みサイクルに入る(時刻tc)。ピット線 はこの時点までに、"1" 読出しが行われた場合 はVcc、 *O* 読出しが行われた場合はVssに安 定している (第5図(c) , 第7図(c)) 。 所書き 込みはまず、制御線の電位がVューー(1/2) Vccとなり、これによりすべてのメモリセルのり 型ウェルが、Vwzıl=- (1/2) V cc+ ø z と なる。すなわちすべてのメモリセルはソースのp n接合で過渡的に順方向電流が流れて、一旦 "O" 客込み (クリア) がなされる。これが時刻 t d の 状態である(第5図(d) , 第7図(d)) 。次いで 制鋼線の電位はV」 = Vssとなり(時刻te. 第 5 図(e) 、 第 7 図(e)) 、 その 後 選択 ワード 線 が V wl = (1/2) V cc + V TH; まで上昇する。こ れにより、"1"が再当き込みされるメモリセル では、MOSトランジスタのゲート・ソース開電 圧が (1/2) Vcc+ V THI 、ドレイン・ソース 間電圧がVccとなり、ドレイン近伤でインパクト イオン化が生じて電子・正孔対が生成される。発 生した電子はドレインに吸収され、正孔はp型ウ

ェル内に拡散してその常位を上昇させる。ヵ型ゥ ェル電位Vwвыが上昇すると、しきい値電圧が低 下するため一層基板電流が増大するという正帰還 がかかり、やがてVwell- om まで光電される (時刻11, 第5図(5))。一方、"0"の再書 き込みがなされるメモリセルでは、ドレイン・ソ ース間電圧はOVであり、ゲート・ソース間電圧 は(1 / 2) V cc + V TH: であるため、3 極質動 作領域にあってインパクトイオン化による基板電 流は流れず、ウェル思位は V well = - (1/2) V cc + φ a に保たれる(時刻 t f . 第7図(f))。 その後制御粮電位はV」= (1/2) V ccまで戻 る (時刻 t g 、 郊 5 図 (g), 郊 7 図 (g))。 そし て選択ワード線の単位がVwl=Vssに戻って非遺 択状態となり (時刻th, 第5図 (h), 第7図 (h))、"1"の再書き込みがなされたピット線 がVssに放磁されて、再書き込みサイクルは終了 する (時刻 t | , 第7図 (1))。

こうしてこの実施例によれば、それぞれp型ウェルに形成されたnチャネルMOSトランジスタ

をメモリセルとして、p型ウェルを記憶ノードとした新しい動作原理のメモリを実現することができる。このメモリセルは、書込み動作に寄生トランジスクを用いないから、特性の制御性に優れている。また高集積化も可能である。

本発明は上記実施例に限られない。

たとえば、素子分離はLOCOS法によらず、 溝を捌ってCVDによる絶縁腰を埋め込む方法に よってもよい。その場合のメモリセルアレイの構 造を第1図(a) (b) に対応させて第8図(a) (b) に示す。

また上記実施例では、制御終了をワード線WI と平行に配設したが、第9図に示すようにこれを ピット線BIと平行に配設することもできる。

さらにメモリセルを構成するMOSトランジスクの構造として、第10図に示すような所謂 LDD構造を採用することもできる。

また図には示さないが、導電型をすべて逆にしてpチャネルMOSトランジスタを用いても同様のメモリが実現できる。

{発明の効果]

以上説明したように本発明によれば、ウェル分離された一個のMOSトランジスタをメモリセルとしてウェルを記憶ノードとする新しい動作原理の高集積化可能な半導体記憶装置が得られる。
4. 図面の簡単な説明

第1図(a)(b)は、本発明の一実施例のメモリセルアレイの構造を示す平面図とその X - X / 断面図、

第2図はそのメモリセルアレイの等価回路図。 第3図はそのメモリセルの動作原理を説明する ための基板電流の基板パイアス依存性を示す図、 第4図は同じく"1" 読出しと再書き込みサイ クルを説明するためのタイミング図、

第 5 図 (a) ~ (f)はその各タイミングにおける メモリセルの電位関係を示す図、

第6図は同じく"O"読出しと再書き込みサイクルを説明するためのタイミング図、

第7図(a) ~ (h)はその各タイミングにおける メモリセルの電位関係を示す図、


第8図(a) (b) は他の実施例のメモリセルアレ イの構造を示す平面図とそのX-X′断面図、

第9図は他の実施例のメモリセルアレイの等価 回路图、


第10回は他の実施例のメモリセル構造を示す 断面図である。


1 … n 型シリコン括板、 2 … p 型ウェル、 3 … n型的、4…フィールド酸化胺、5…ゲート铂鬆 膜、 6 ···ゲート電板 (ワード線) 、 7 ··· n 型ソー ス個、8… n型ドレイン層、9…第1の層間絶縁 膜、10、11…コンタクト孔、12…ソース電 極 (制御粮)、13…ドレイン増極、14…第2 の個間絶縁膜、15…コンタクト孔、16…ビッ ト級、17…保護膜、MC…メモリセル、BL… ビット線、WL…ワード線、J…制鋼線。

出願人代理人 弁理士 鈴江武彦




|Veso - Vss | > |Vesi - Vss |






特開平3-171768 (6)



特閒平3-171768 (7)



第 10 **图**

